着消费电子设备尺寸的不断减小和复杂性的增加，强烈要求将越来越多的功能集成到单个芯片上。进行这种集成的原因很多。电路板设计变得更简单，需要放置的设备更少，布线的互连更少。 在纯数字环境中，集成以惊人的速度发展。在过去的十年中，数字集成已从根本上改变了DVD播放器，AVR和MP3播放器等消费类电子产品的系统设计。消费者已经重复了更快

本文章是关于ADC/DAC设计经典问答，涵盖时钟占空比、共模电压、增益误差、微分相位误差、互调失真等常见问题。 1. 什么是小信号带宽（SSBW）？ 小信号带宽（Small Signal Bandwidth （SSBW））是指在指定的幅值输入信号及特定的频率下，它的输出幅值比低频时的输出幅值下降指定值时，该特定频率为小信号带宽。 2. 什么是共模电压（VCM）？ 共模电压（Common Mode Voltage （VCM ））是差动输入的两个引脚上相同的直流输入电压。 3. 什么是MSB（ 有效位）？ MSB（ …

基于扫描路径法的可测性设计技术是可测性设计（DFT）技术的一个重要的方法，这种方法能够从芯片外部设定电路中各个触发器的状态，并通过简单的扫描链的设计，扫描观测触发器是否工作在正常状态，以此来检测电路的正确性。但随着数字电路朝着超大规模的方向发展，设计电路中使用的触发器的数目也日趋庞大，怎样采用合适的可测性设计策略，检测到更多的触发器，成为基于扫描路径法的一个关键问题。本文采用基于扫描路径法的可测性设计技术，对一款约750万门级雷达芯片的实际电路进行可测…

众所周知，电磁兼容的3要素是电磁干扰源、被干扰对象和传播电磁干扰的途径。PCB板上安装的时钟信号是一种引起PCB板电磁兼容问题的常见而又非常重要的辐射源。尽管时钟信号与其他数据信号、控制信号的逻辑电平一般都是一样的，翻转速率一般也没有太大的差别（大多数总线数据率与时钟信号翻转速率之比是1：1或者1：2），但由于时钟信号之所以更容易接近或者超过辐射发射的限值，主要原因是时钟信号是比较严格的周期信号，其在频域的能量主要集中在某些频点上，而数据信号是非周期信号，…

这是一个在逻辑设计中注意事项列表，由此引起的错误常使得设计不可靠或速度较慢，为了提高设计性能和提高速度的可靠性，必须确定设计通过所有的这些检查。可靠性1. 为时钟信号选用全局时钟缓冲器BUFG!不选用全局时钟缓冲器的时钟将会引入偏差。2. 只用一个时钟沿来寄存数据使用时钟的两个沿是不可靠的，因为时钟的某沿或者两个沿会漂移。如果时钟有漂移而且你只使用了时钟的一个沿，你就降低了时钟边沿漂移的风险。这个问题可以这样来解决：就是允许CLKDLL自动纠正时钟的占空比，以达百…

应用程序接口概况简称API（ApplicaonProgrammingInterface），就是软件系统不同组成部分衔接的约定。在数据封装时，网络分层中的每个层相互之间会用接口进行交互并提供服务，其中应用层与用户之间的接口称之为应用程序接口。API实际上是一种功能集合，也可说是定义、协议的集合，无论是那种集合，它的实质都是通过抽象为用户屏蔽实现上的细节和复杂性。从用户角度看应用程序接口，表现为一系列API函数，用户可以使用这些函数进行网络应用程序开发。从网络角度看，应用程序接口给用户提…

随着今天模数转换器的数据转换采样速度进入到每秒千兆次采样(GSPS)，系统需要能够支持这样高的转换速度，模拟器件必须产生和放大高频信号。除了模拟信号路径外，设计师需要完全了解采样时钟和高比特率数据获取电路方面。信号路径设计师将为这两个关键的方面提供建议方案。下面的信息与需要高性能ADC的系统紧密相关。时钟源在高速数据转换系统中一个最重要的子系统是时钟源，这是因为时钟信号的时序准确性可以直接影响ADC的动态特性。为减少这种影响，ADC时钟源必须表现出非常低的时序抖…