DC-DC转换器和LDO驱动ADC电源输入

发布日期:2015-03-25 00:19,查看次数:963

使用DC-DC转换器对LDO的输入电压进行降压操作是驱动ADC电源输入的一个极为有效的方式。 回忆一下拓扑结构,如下图1所示。 输入电源电压为5.0  V,该电压降压至2.5 V,然后输入LDO;LDO输出为1.8 V,作为ADC电源电压。


DC-DC转换器和LDO驱动ADC电源输入

图1 .采用DC-DC转换器和LDO驱动ADC电源输入

ADC基频输入信号音周围可能存在的杂散。 这些开关杂散的位置取决于DC-DC转换器的开关频率以及ADC的输入频率。  开关杂散会与输入信号相混合,而杂散会在fIN – fSW和fIN + fSW处产生(如下图2所示)。

 


DC-DC转换器和LDO驱动ADC电源输入

图2 . 带开关杂散的数字化ADC数据FFT

好消息是,若设计得当,可最大程度减小这些杂散的幅度;在很多情况下,杂散幅度可以减小至低于ADC频谱中的谐波或其它杂散,因而可忽略。   让我们来看下与这些杂散相关的考虑因素。 一般的想法是,LDO会“清除”这些开关杂散,因为LDO具有较高的电源抑制比(PSRR)。   事实上,LDO的PSRR通常很好,可高达几百kHz。

超出几百kHz的范围,PSRR通常下降得非常快。 一般而言,系统中的很多电源噪声处于这个频率范围,因此LDO可以很好地抑制这些噪声。   诸如AD9683(AD9250的单通道版本)等ADC在2 MHz以上具有更好的PSRR性能,如下图3所示;其PSRR可高达10 MHz。   这使得开关频率附近区域的组合PSRR低于要求值。

 


DC-DC转换器和LDO驱动ADC电源输入

图3 . AD9683的PSRR曲线

DC-DC转换器的开关频率通常为400-500 kHz至1-2 MHz。 LDO和/或ADC可能无法完全滤除此速率下产生的开关杂散。   这些杂散可能直接通过并进入ADC的输出频谱,如图2所示。也就是说,除非适当设计DC-DC转换器布局布线和输出滤波,否则它们就会在电路中传播。   这就是为什么正确的电路设计与布局很重要,如图4和图5所示;这些图在上一部分的讨论中也看到了。

 


DC-DC转换器和LDO驱动ADC电源输入

图4 . ADP2114建议原理图

 


DC-DC转换器和LDO驱动ADC电源输入

图5 . ADP2114建议布局布线

采用正确的电路设计,并在LDO输出端进行良好的滤波器设计(如图3所示),可大幅减少开关杂散。 但这并非全部,谨慎的布局布线也同样重要。   正如一切高频器件或开关器件,留意电流返回路径并确保开关噪声无法进入ADC或同一块电路板上的其他元器件非常重要。 必须保持这些电流返回路径尽可能短。  另外,同样重要的是应当在设计中实现与敏感节点的物理隔离,从而最大程度减少开关噪声耦合。


Copyright©2006 广州顶源电子科技有限公司 版权所有 粤ICP备18083919号-1
电话:020-62162688
传真:020-62162686 邮箱:sales@gztoppower.com 地址:广州市黄埔区开发区瑞发路15号三栋4楼

官方微信

移动官网